Una start-up ha empezado a probar un nuevo tipo de chip de memoria que podría aumentar la velocidad y almacenaje de los futuros teléfonos inteligentes y otros dispositivos informáticos. La tecnología, conocida como crossbar memory (memoria de barras transversales), puede almacenar datos con una densidad aproximadamente 40 veces mayor a la memoria más compacta disponible hoy día. También es más rápida y más eficiente en cuanto a energía.
La capacidad de la tecnología para almacenar una gran cantidad de datos en un espacio pequeño podría hacer que reemplace a los chips de memoria flash que se usan como base para las tarjetas de memoria, algunos discos duros y la memoria inte a de los dispositivos móviles. Los datos pueden ser accedidos y escritos lo suficientemente rápido como para que también pueda competir con la memoria DRAM, que se utiliza como memoria a corto plazo en los dispositivos informáticos. La tecnología es mucho más eficiente en cuanto su uso de energía que la memoria flash y la DRAM.
"Va a ser mucho más densa y más rápida que la memoria flash, ya que no se basa en electrones en movimiento o en transistores", señala Wei Lu, profesor de la Universidad de Michigan (EE.UU.), cuya investigación condujo al desarrollo de la memoria. Lu es también cofundador y director científico de Crossbar, una start-up con sede en Santa Clara, Califo ia, que está comercializando la tecnología. Señala que en un principio la compañía está desarrollando la tecnología para sustituir al almacenamiento flash.
TSMC, el mayor fabricante de chips por contrato del mundo, está fabricando chips de demostración de la memoria de barras. Crossbar señala que la versión actual de la tecnología puede almacenar un terabyte de datos (1.000 gigabytes) en un solo chip de 200 milímetros cuadrados, alrededor del tamaño de un sello de correos. En comparación, los chips de memoria flash de mayor densidad hoy día en el mercado almacenan 16 gigabytes en un solo chip. El más pequeño de estos chips, introducido por Micron en mayo de este año, tiene 144 milímetros cuadrados de superficie.
La memoria de barras recibe su nombre a partir de la estructura a nanoescala simple que utiliza para almacenar datos. Dos capas de electrodos espaciados uniformemente y en forma de barra se apilan una encima de la otra, haciendo que las barras de la capa superior estén orientadas a 90 grados con respecto a las de la capa de abajo y así formar una rejilla. Los bits de datos (con valores 1 y 0) se almacenan en cada una de las uniones donde se cruzan los electrodos de las diferentes capas.
Esta arquitectura básica de barras se ha utilizado durante años como base de nuevas ideas en electrónica, entre ellas la memoria. Sin embargo, la versión de Lu se diferencia en la forma en que almacena los datos en las uniones, usando un espaciador simple hecho de silicio amorfo en cada unión en lugar de un material más exótico.
En los chips de barras transversales, el espaciador separa el electrodo de la capa superior, hecho de plata, del de la capa inferior, hecho de un conductor no metálico. Los bits se almacenan haciendo que el espaciador varíe entre ser aislante y conductor, a veces permitiendo que la corriente pase entre los electrodos superior e inferior, y otras veces bloqueando la corriente. El espaciador puede conservar su estado, y por lo tanto un bit, sin tener que usar energía.
Los datos se escriben mediante la aplicación de una tensión de control específica a un cruce de barras en particular. La aplicación de un voltaje positivo provoca que las nanopartículas de plata pasen de la barra superior al espaciador de silicio, penetrando finalmente con la profundidad suficiente para crear una trayectoria eléctrica entre las barras superior e inferior, de manera que la corriente pueda fluir. La aplicación de una tensión de control negativo puede revertir este proceso. Los datos se leen desde la memoria de barras probando la conductividad de cada unión.
En los chips de demostración que se producen hoy día, una capa de estructuras de memoria de barras se apila en la parte superior de una capa de circuitos CMOS de silicio convencional. Ese circuito lee, escribe y borra los datos de las capas de la memoria de barras que estén por encima.
Crossbar, que ha recibido 25 millones de dólares (19 millones de euros) en fondos de inversión de Kleiner Perkins Caufield & Byers, Artiman Ventures y Northe Light Venture Capital, comenzó a trabajar para la comercialización de la investigación de Lu en 2010. Una parte fundamental del proceso de desarrollo ha sido adaptar la nueva tecnología para la producción en masa en las fábricas de chips existentes, asegura Lu. Hubo que experimentar para determinar cómo depositar las nuevas estructuras de barras sobre la circuitería CMOS convencional. "Queríamos evitar contaminar la capa CMOS o elevar tanto la temperatura que se produjeran daños", afirma Lu.
La tecnología de Crossbar se prepara para el mercado en un momento en que los fabricantes de memoria están luchando por extraer más densidad de datos de los métodos existentes de fabricación de memoria flash, señala Brian Cronquist, vicepresidente de Monolithic 3D, una empresa que desarrolla de diseños de arquitectura de chips en 3D. "Las formas que han usado para ampliar la escala de la memoria flash ya no funcionan".
Los chips de memoria flash almacenan datos como islas de carga sobre una superficie, pero las islas no se pueden hacer más pequeñas de lo que son hoy día, por lo que las mejoras en la densidad son prácticamente imposibles. Eso ha hecho que Samsung y Toshiba trabajen en chips de memoria flash 3D, que apilan múltiples superficies de almacenamiento de carga. Samsung produjo chips listos para funcionar y ser producidos en masa a principios de este año.
Sin embargo, Cronquist asegura que el enfoque no generará ganancias durante poco más que algunos años, por lo que una nueva tecnología tendrá que tomar el relevo. Señala que, entre otras en desarrollo, la de Crossbar es una posible contendiente.
Una de ellas es la de HP, basada en un componente eléctrico conocido como memristor, cuya existencia se predijo para 1971 pero no fue hasta 2008 cuando hizo su primera aparición. El año pasado HP señaló que lanzaría la tecnología a finales de 2013, pero no ha confirmado sus planes recientemente.